1) Изучите теоретические сведения в разделе "Информация".

2) В разделе "Моделирование" выберите режим моделирования "Общий" и модуль памяти SDR SDRAM, нажмите кнопку "Применить". Изучите схему модуля памяти. Для отображения графика работы модуля нажмите кнопку "Запуск". График отображает процесс чтения данных из двух столбцов массива (Col A, Col B). Длина пакета (Burst Length, BL) равна 4. Определите:

а) Значения таймнгов: RAS-to-CAS Delay (tRCD), CAS Latency (tCL), Active-to-precharge delay (tRAS).
б) Временные такты, в которые происходят следующие операции: активировация строки в банке памяти (команда ACTIVE), подача команды чтения данных (команда READ), закрытие активированной строки (команда PRECHARGE).
в) Временные такты, в которые происходит передача адресов строки, столбцов (Col A, Col B).
г) Временные такты, в которые происходит передача каждого бита из буфера на внешнюю шину данных.

3) В разделе "Моделирование" выберите режим моделирования "Общий" и модуль памяти DDR SDRAM, нажмите кнопку "Применить". Изучите схему модуля памяти. Для отображения графика работы модуля нажмите кнопку "Запуск". График отображает процесс чтения данных из двух банков/массивов памяти (Bank0, Bank1). Длина пакета (Burst Length, BL) равна 4. Первоначально необходимо активировать каждый из банков и получить доступ к строке в этом банке. Определите:

а) Значения таймнгов: RAS-to-CAS Delay (tRCD), CAS Latency (tCL), Active-to-precharge delay (tRAS).
б) Временные такты, в которые происходят следующие операции: активировация строки в банке памяти (команда ACTIVE), подача команды чтения данных (команда READ), закрытие активированной строки (команда PRECHARGE).
в) Временные такты, в которые происходит передача адресов банков (Bank0, Bank1), столбцов (Col A, Col B).
г) Временные такты, в которые происходит передача каждого бита из буфера на внешнюю шину данных.

4) В разделе "Моделирование" выберите режим моделирования "Общий" и модуль памяти DDR2 SDRAM, нажмите кнопку "Применить". Изучите схему модуля памяти. Для отображения графика работы модуля нажмите кнопку "Запуск". График отображает процесс чтения данных из двух банков/массивов памяти (Bank0, Bank1). Длина пакета (Burst Length, BL) равна 4. Первоначально необходимо активировать каждый из банков и получить доступ к строке в этом банке. Определите:

а) Значения таймнгов: RAS-to-CAS Delay (tRCD), CAS Latency (tCL), Active-to-precharge delay (tRAS).
б) Временные такты, в которые происходят следующие операции: активировация строки в банке памяти (команда ACTIVE), подача команды чтения данных (команда READ), закрытие активированной строки (команда PRECHARGE).
в) Временные такты, в которые происходит передача адресов банков (Bank0, Bank1), столбцов (Col A, Col B).
г) Временные такты, в которые происходит передача каждого бита из буфера на внешнюю шину данных.

5) В разделе "Моделирование" выберите режим моделирования "Общий" и модуль памяти DDR3 SDRAM, нажмите кнопку "Применить". Изучите схему модуля памяти. Для отображения графика работы модуля нажмите кнопку "Запуск". График отображает процесс чтения данных из двух банков/массивов памяти (Bank0, Bank1). Длина пакета (Burst Length, BL) равна 8. Первоначально необходимо активировать каждый из банков и получить доступ к строке в этом банке. Определите:

а) Значения таймнгов: RAS-to-CAS Delay (tRCD), CAS Latency (tCL), Active-to-precharge delay (tRAS).
б) Временные такты, в которые происходят следующие операции: активировация строки в банке памяти (команда ACTIVE), подача команды чтения данных (команда READ), закрытие активированной строки (команда PRECHARGE).
в) Временные такты, в которые происходит передача адресов банков (Bank0, Bank1), столбцов (Col A, Col B).
г) Временные такты, в которые происходит передача каждого бита из буфера на внешнюю шину данных.

6) В разделе "Моделирование" выберите режим моделирования "Общий" и модуль памяти DDR4 SDRAM (х4), нажмите кнопку "Применить". Изучите схему модуля памяти. Для отображения графика работы модуля нажмите кнопку "Запуск". График отображает процесс чтения данных из двух банков/массивов памяти (Bank0, Bank1). Банки памяти формируют группы банков. Длина пакета (Burst Length, BL) равна 4. Первоначально необходимо активировать каждый из банков и получить доступ к строке в этом банке. Определите:

а) Значения таймнгов: RAS-to-CAS Delay (tRCD), CAS Latency (tCL), Active-to-precharge delay (tRAS).
б) Временные такты, в которые происходят следующие операции: активировация строки в банке памяти (команда ACTIVE), подача команды чтения данных (команда READ), закрытие активированной строки (команда PRECHARGE).
в) Временные такты, в которые происходит передача адресов банков (Bank0, Bank1), столбцов (Col A, Col B).
г) Временные такты, в которые происходит передача каждого бита из буфера на внешнюю шину данных.

7) В разделе "Моделирование" выберите режим моделирования "Общий" и модуль памяти DDR4 SDRAM (х8), нажмите кнопку "Применить". Изучите схему модуля памяти. Для отображения графика работы модуля нажмите кнопку "Запуск". График отображает процесс чтения данных из двух банков/массивов памяти (Bank0, Bank1). Банки памяти формируют группы банков. Длина пакета (Burst Length, BL) равна 8. Первоначально необходимо активировать каждый из банков и получить доступ к строке в этом банке. Определите:

а) Значения таймнгов: RAS-to-CAS Delay (tRCD), CAS Latency (tCL), Active-to-precharge delay (tRAS).
б) Временные такты, в которые происходят следующие операции: активировация строки в банке памяти (команда ACTIVE), подача команды чтения данных (команда READ), закрытие активированной строки (команда PRECHARGE).
в) Временные такты, в которые происходит передача адресов банков (Bank0, Bank1), столбцов (Col A, Col B).
г) Временные такты, в которые происходит передача каждого бита из буфера на внешнюю шину данных.

8) В разделе "Моделирование" выберите режим моделирования "Общий" и модуль памяти DDR5 SDRAM, нажмите кнопку "Применить". Изучите схему модуля памяти. Для отображения графика работы модуля нажмите кнопку "Запуск". График отображает процесс чтения данных из двух банков/массивов памяти (Bank0, Bank1). Банки памяти формируют группы банков. Длина пакета (Burst Length, BL) равна 4. Первоначально необходимо активировать каждый из банков и получить доступ к строке в этом банке. Определите:

а) Значения таймнгов: RAS-to-CAS Delay (tRCD), CAS Latency (tCL), Active-to-precharge delay (tRAS).
б) Временные такты, в которые происходят следующие операции: активировация строки в банке памяти (команда ACTIVE), подача команды чтения данных (команда READ), закрытие активированной строки (команда PRECHARGE).
в) Временные такты, в которые происходит передача адресов банков (Bank0, Bank1), столбцов (Col A, Col B).
г) Временные такты, в которые происходит передача каждого бита из буфера на внешнюю шину данных.

9) В разделе "Моделирование" выберите режим моделирования "Детальный", нажмите кнопку "Применить". Изучите схему модуля памяти. Для отображения группы банков нажмите на любую группу банков. Изучите схему работы группы банков. Для генерации данных нажмите кнопку "Random". В поле ввода введите значения строки и столбца для записи, нажмите кнопку "Submit". В буфере появились данные из выбранных ячеек памяти.

10) В разделе "Моделирование" выберите режим моделирования "Регенерация", нажмите кнопку "Применить". Изучите схему модуля памяти. В поле ввода введите значение 16-битной строки для записи, нажмите кнопку "Запись". Чтобы посмотреть процесс стекания зарядов из ячеек памяти нажмите кнопку "Стекание заряда".

10) В разделе "Моделирование" выберите режим моделирования "Сравнение скорости (GDDR)", нажмите кнопку "Применить". Изучите схемы модулей памяти. Для отображения графика работы модулей нажмите кнопку "Запуск". Определите количество передаваемых бит за такт в каждом из представленных режимов работы.

11) В разделе "Моделирование" выберите режим моделирования "Многоканальность (GDDR)", нажмите кнопку "Применить". Изучите схему модуля GDDR. Наведите курсор на схему, чтобы увидеть каналы в модуле GDDR.

12) В разделе "Моделирование" выберите режим моделирования "Одновременный доступ (GDDR)", нажмите кнопку "Применить". Изучите схему модуля памяти. Для отображения группы банков нажмите на любую группу банков. Изучите схему работы группы банков. Для генерации данных нажмите кнопку "Random". В левом нижнем углу находится буффер для чтения, в правом нижнем углу находится буффер для записи. Для того, чтобы сгенерировать данные для чтения в буффере для чтения нажмите на ячейки, которые должны содержать значения 1. В поле ввода введите значения строк и столбцов для записи и чтения, нажмите кнопку "Submit". В буфере для записи появились данные из выбранных ячеек памяти. В каждый банк записались значения из буффера для чтения.

13) В разделе "Моделирование" выберите режим моделирования "Cинхронизация сигнала (LPDDR)", нажмите кнопку "Применить". Изучите информацию о работе модуля LPDDR. Для отображения графика работы модуля нажмите кнопку "Запуск".